Intel เปิดตัว Xeon 7 “Diamond Rapids” รองรับสูงสุด 256 คอร์ P‑Core

Xeon 7 “Diamond Rapids” ของ Intel จะเปิดตัวพร้อม 256 P‑Cores ใน SKU แฟล็กชิประดับสูง ซึ่งเป็นการเปลี่ยนแปลงสำคัญจากข้อมูลก่อนหน้าที่บอกว่า Xeon 7 สูงสุดจะมีเพียง 192 คอร์และไม่มี Hyper‑Threading การเพิ่มจำนวนคอร์นี้อาจส่งผลต่อประสิทธิภาพของศูนย์ข้อมูลที่ต้องการกำลังคำนวณสูงสุดในตลาดเซิร์ฟเวอร์

Overview

จากข้อมูลล่าสุดที่ได้รับการเปิดเผยโดยผู้รั่วข่าวระยะยาวของ Intel ชื่อ Jaykihn พบว่า Xeon 7 “Diamond Rapids” จะมี SKU แฟล็กชิปที่รวม 256 P‑Cores ซึ่งเป็นจำนวนคอร์สูงสุดในตระกูลนี้ การประกาศนี้ขัดแย้งกับรายงานก่อนหน้าที่บอกว่า Xeon 7 จะจำกัดที่ 192 คอร์และไม่มี Hyper‑Threading ทั้งนี้ Intel ยังไม่ได้เปิดเผยรายละเอียดราคาอย่างเป็นทางการ

ในการนำเสนอของ VLSI Symposium 2026 ของ Intel มีข้อมูลว่ารุ่น “Diamond Rapids” ใช้สถาปัตยกรรมที่ประกอบด้วย สี่ Compute tiles หรือที่เรียกว่า “core building blocks (CBBs)” ซึ่งแต่ละ CBB สร้างบนโพรเซสเซอร์เทคโนโลยี Intel 18A‑P การจัดวางนี้ทำให้การกระจายคอร์และแคชเป็นไปอย่างมีประสิทธิภาพในระดับโมดูล

Architecture Details

CBB แต่ละบล็อกประกอบด้วย CPU complex ที่มี 48 คอร์ “Panther Cove” P‑Core พร้อมกับ L3 แคชที่จัดสรรให้เฉพาะแต่ละ tile การออกแบบนี้โดยทั่วไปจะทำให้ระบบสามารถเพิ่มจำนวนคอร์ได้สูงสุดถึง 256 คอร์ ซึ่งหมายความว่า CBB แต่ละบล็อกต้องมี 64 คอร์ ต่อบล็อกและอาจต้องขยายขนาด L3 แคชเพื่อรองรับการทำงานของคอร์ที่มากขึ้น

• **Compute tiles (CBBs): 4 หน่วย
• P‑Core ต่อ CBB: 48 คอร์ (ตามสเปกเริ่มต้น) ต้องเพิ่มเป็น 64 คอร์สำหรับรุ่น 256 คอร์
• เทคโนโลยีโพรเซสเซอร์: Intel 18A‑P node
• แคช L3: แคชช่วง tile‑local (ขนาดอาจเพิ่มตามจำนวนคอร์)

การใช้โหนด 18A‑P ทำให้ CBB มีศักยภาพในการบรรลุ การเพิ่มประสิทธิภาพ 9 % ที่ระดับพลังงานเท่าเดิม หรือ ลดกำลังไฟฟ้า 18 % เมื่อรักษาระดับประสิทธิภาพเดียวกัน ตามที่ Intel ระบุในงานนำเสนอ

Performance & Power Expectations

Intel ให้ข้อมูลว่าการใช้โหนด 18A‑P จะทำให้แต่ละ CBB มีประสิทธิภาพเพิ่มขึ้น 9 % หากคงกำลังไฟฟ้าเดิม ซึ่งเป็นผลจากการปรับขนาดทรานซิสเตอร์และการจัดเรียงวงจรที่ดีขึ้น อีกด้านหนึ่ง ถ้าต้องการรักษาประสิทธิภาพเดียวกัน การลดกำลังไฟฟ้าได้ถึง 18 % เป็นไปได้เช่นกัน ความก้าวหน้าเหล่านี้สำคัญต่อศูนย์ข้อมูลที่ต้องการประหยัดพลังงานโดยไม่เสียสมรรถนะ

สำหรับรุ่น 256‑core ที่เพิ่มจำนวนคอร์อย่างมาก Intel คาดว่าจะใช้ข้อได้เปรียบด้าน performance per watt นี้เพื่อให้คอร์เพิ่มเติมทำงานได้อย่างมีประสิทธิภาพ ไม่ว่าจะเป็นการขยายความเร็วของเวิร์กโหลดแบบหลายเธรดหรือการจัดสรรทรัพยากรให้กับแอปพลิเคชัน AI/ML ที่ต้องการจำนวนคอร์สูง

Platform & Memory

Xeon 7 “Diamond Rapids” จะใช้ซ็อกเก็ต LGA‑9324 บนแพลตฟอร์มชื่อ “Oak Stream” ซึ่งเป็นสถาปัตยกรรมใหม่ของ Intel สำหรับเซิร์ฟเวอร์ระดับสูง รายละเอียดเพิ่มเติมระบุว่าแพลตฟอร์มนี้รองรับ 16 ช่อง DDR5 เพื่อให้แบนด์วิดท์หน่วยความจำที่เพียงพอต่อการประมวลผลขนาดใหญ่ นอกจากนี้ยังมีการคาดการณ์ว่ารุ่นจะออกแบบด้วย TDP 500 W ซึ่งเป็นระดับกำลังไฟฟ้าที่สูงสำหรับเซิร์ฟเวอร์หลายคอร์

ข้อมูลเหล่านี้สอดคล้องกับแนวโน้มของตลาดที่ผู้ผลิตเซิร์ฟเวอร์ต่างประเทศต้องการโซลูชันที่มีความหนาแน่นของคอร์และแบนด์วิดท์เมมโมรีสูง พร้อมกับการจัดการพลังงานอย่างรัดกุมเพื่อควบคุมค่าใช้จ่ายด้านไฟฟ้า

Market Impact

การเปิดตัว Xeon 7 “Diamond Rapids” ด้วย 256 P‑Cores แสดงให้เห็นว่า Intel กำลังก้าวสู่การตอบสนองต่อความต้องการของศูนย์ข้อมูลระดับเอ็นเทอร์ไพรส์ที่มุ่งเน้นงานประมวลผลแบบขนานและ AI/ML ที่ใช้คอร์จำนวนมาก การเพิ่มคอร์โดยไม่ใช้ Hyper‑Threading ทำให้ Intel เน้นที่ สมรรถนะต่อคอร์ มากกว่าการเพิ่มเธรดเสมือน

แม้ว่า AMD จะมีผลิตภัณฑ์ซีรีส์ EPYC ที่แข่งขันในด้านคอร์สูงและประสิทธิภาพพลังงาน การปรับโหนด 18A‑P ของ Intel ให้ได้ 9 % เพิ่มประสิทธิภาพหรือ ลดกำลังไฟฟ้า 18 % จะเป็นจุดแข็งที่อาจช่วยยกระดับการเปรียบเทียบระหว่างสองผู้ผลิตในตลาดเซิร์ฟเวอร์ระดับสูง

สำหรับผู้ใช้ศูนย์ข้อมูล การเลือก Xeon 7 “Diamond Rapids” จะต้องพิจารณาถึง TDP 500 W และความพร้อมของระบบระบายความร้อน รวมถึงการสนับสนุนเมมโมรี DDR5 ช่อง 16 ที่อาจเพิ่มต้นทุนเริ่มแรก แต่หากองค์กรต้องการกำลังคำนวณสูงสุดและประสิทธิภาพพลังงานที่ดี การตัดสินใจนำ Xeon 7 เข้ามาใช้อาจเป็นทางเลือกที่สมเหตุสมผล

Summary

Xeon 7 “Diamond Rapids” ของ Intel จะเปิดตัวด้วย SKU สูงสุด 256 P‑Cores บนโหนด 18A‑P ซึ่งให้การเพิ่มประสิทธิภาพหรือการลดพลังงานตามที่บริษัทระบุ การใช้ซ็อกเก็ต LGA‑9324, DDR5 ช่อง 16 และ TDP 500 W ทำให้รุ่นนี้เป็นตัวเลือกสำคัญสำหรับศูนย์ข้อมูลระดับเอ็นเทอร์ไพรส์ในอนาคต.