
ที่มาภาพ: GSMArena
TSMC เปิดเทคโนโลยีบรรจุชิป CoPoS ลดต้นทุนและเพิ่มประสิทธิภาพ
⚡ สรุป 30 วิ
TSMC กำลังพัฒนาแพลตฟอร์มบรรจุชิป CoPoS ที่ใช้แก้วเป็นตัวพาเชย์และโครงสร้างสามชั้น คาดว่าจะเริ่มผลิตมวลตั้งแต่ปลายปี 2028 เพื่อลดต้นทุนและเพิ่มประสิทธิภาพของชิป…
TSMC กำลังพัฒนาเทคโนโลยีบรรจุชิปขั้นสูงชื่อ CoPoS (Chip‑on‑Panel‑on‑Structure) ซึ่งใช้แก้วเป็นวัสดุปฏิบัติการชั่วคราวและมีโครงสร้างแบบแซนด์วิชสามชั้นตามรายงานจากแหล่งภายในอุตสาหกรรม การนำเทคโนโลยีนี้เข้าสู่การผลิตมวลจะเริ่มตั้งแต่ปลายปี 2028 โดยคาดว่าจะลดต้นทุนการผลิตและเพิ่มประสิทธิภาพการทำงานของชิปอย่างมีนัยสำคัญ
Overview
เทคโนโลยี CoPoS เป็นแนวคิดใหม่ในการจัดเรียงชิปบนแผ่นฐาน ซึ่งแตกต่างจากวิธีการบรรจุปัจจุบันที่มักใช้ซับสเตรตแบบโลหะหรือเซรามิก การใช้แก้วเป็นตัวพาเชย์ทำให้สามารถควบคุมความหนาและความเรียบของพื้นผิวได้ดีขึ้น ส่งผลให้ความต้านทานไฟฟ้าและความร้อนลดลงตามลำดับ นอกจากนี้โครงสร้างสามชั้นยังช่วยกระจายแรงดึงและความเครียดระหว่างชิปและแผ่นฐานได้อย่างสมดุล
จากมุมมองของอุตสาหกรรม การพัฒนาแพลตฟอร์มบรรจุที่มีความยืดหยุ่นและต้นทุนต่ำเป็นสิ่งจำเป็น เนื่องจากความต้องการของเซิร์ฟเวอร์ AI และแอปพลิเคชันที่ต้องการกำลังประมวลผลสูงเพิ่มขึ้นอย่างต่อเนื่อง การที่ TSMC สามารถนำ CoPoS ไปใช้ได้อาจเป็นก้าวสำคัญในการรักษาความได้เปรียบของบริษัทในตลาดชิประดับโลก
Technology Details
CoPoS ใช้แก้วที่ผ่านการเคลือบพิเศษเป็นวัสดุปฏิบัติการชั่วคราว (temporary carrier) เพื่อรองรับชิปในขั้นตอนการต่อเชื่อมและการทดสอบ ก่อนที่จะย้ายชิปเข้าสู่แผ่นฐานสุดท้ายที่มีโครงสร้างสามชั้น ได้แก่ ชั้นแก้วกลางที่ทำหน้าที่เป็นตัวกลางและสองชั้นของวัสดุคอนดักเตอร์และไดอิเล็กทริกที่ให้การเชื่อมต่อไฟฟ้าและความเสถียรทางกล
โครงสร้างแบบแซนด์วิชสามชั้นนี้ช่วยให้การกระจายความร้อนทำได้ดีกว่าการใช้ซับสเตรตแบบเดี่ยว เนื่องจากมีช่องว่างระหว่างชั้นที่สามารถนำความร้อนไปสู่ระบบระบายความร้อนได้เร็วขึ้น นอกจากนี้การใช้แก้วที่มีความโปร่งใสและความแข็งแรงสูงยังช่วยลดการบิดงอของชิประหว่างการผลิต ทำให้อัตราการเสียหายของชิปลดลงอย่างมีนัยสำคัญ
Production Timeline
ตามข้อมูลจากแหล่งภายใน TSMC การเตรียมการสำหรับการผลิตมวลของ CoPoS จะเริ่มต้นอย่างเป็นระบบตั้งแต่ปี 2025 เพื่อทำการทดสอบการผลิตแบบเต็มรูปแบบและปรับกระบวนการให้มีความเสถียร การเริ่มผลิตจริงจะมาถึงช่วงปลายปี 2028 ซึ่งเป็นช่วงที่อุตสาหกรรมคาดว่าจะเห็นการนำชิปที่ใช้ CoPoS ไปใช้งานในผลิตภัณฑ์เชิงพาณิชย์
ระยะเวลาการพัฒนานี้สอดคล้องกับแผนการของ TSMC ที่ต้องการขยายศักยภาพการผลิตเทคโนโลยี 3 nm และ 2 nm ไปพร้อมกับการพัฒนาแพลตฟอร์มบรรจุขั้นสูง การให้ความสำคัญกับการทดสอบระยะยาวช่วยลดความเสี่ยงของความล่าช้าในสายการผลิตและทำให้ลูกค้าสามารถวางแผนการออกแบบผลิตภัณฑ์ได้แม่นยำยิ่งขึ้น
First Adoption
ชิป AI รุ่นใหม่ของ Nvidia ที่ชื่อ Feynman จะเป็นผลิตภัณฑ์แรกที่ใช้เทคโนโลยี CoPoS ตามที่รายงานระบุ การเลือกใช้ Feynman แสดงให้เห็นว่าผู้ผลิตชิประดับไฮเอ็นด์มองเห็นคุณค่าในความสามารถของ CoPoS ที่สามารถเพิ่มประสิทธิภาพการทำงานของ AI workloads ได้
การใช้ CoPoS กับ Feynman คาดว่าจะทำให้แบนด์วิดธ์ระหว่างหน่วยประมวลผลและหน่วยความจำเพิ่มขึ้น เนื่องจากโครงสร้างสามชั้นช่วยลดสัญญาณรบกวนและการสูญเสียสัญญาณไฟฟ้า นอกจากนี้ต้นทุนการผลิตที่ต่ำลงอาจทำให้ Nvidia สามารถตั้งราคาแข่งขันในตลาดเซิร์ฟเวอร์ AI ได้อย่างยืดหยุ่น
Industry Impact
การนำ CoPoS ไปใช้จริงอาจเปลี่ยนแปลงแนวโน้มการออกแบบชิปในระดับโลก เนื่องจากผู้ผลิตอื่น ๆ จะต้องพิจารณาปรับกระบวนการบรรจุของตนให้สอดคล้องกับมาตรฐานใหม่ หาก CoPoS สามารถทำให้ต้นทุนลดลงจริงตามที่คาดการณ์ อุตสาหกรรมเซมิคอนดักเตอร์โดยรวมอาจเห็นการเพิ่มขึ้นของอัตราการผลิตชิประดับสูงโดยไม่ต้องลงทุนเพิ่มในเครื่องจักรใหม่
นอกจากนี้ การปรับใช้แก้วเป็นวัสดุปฏิบัติการชั่วคราวอาจกระตุ้นการวิจัยด้านวัสดุใหม่ ๆ เพื่อเพิ่มคุณสมบัติของแก้วในด้านความทนทานต่อความร้อนและแรงดัน ซึ่งอาจส่งผลต่อการพัฒนาส่วนประกอบอื่น ๆ ของอุปกรณ์อิเล็กทรอนิกส์ เช่น หน้าจอและเซ็นเซอร์ที่ต้องการความใสและความแข็งแรงสูง
Analysis
จากมุมมองของผู้สังเกตการณ์ตลาด การที่ TSMC ลงมือพัฒนา CoPoS แสดงให้เห็นถึงความพยายามในการสร้างความแตกต่างจากคู่แข่งโดยใช้เทคโนโลยีบรรจุที่เป็นเอกลักษณ์ การลดต้นทุนและเพิ่มประสิทธิภาพเป็นสองปัจจัยหลักที่ผู้ซื้อชิประดับสูงให้ความสำคัญเป็นพิเศษ
อย่างไรก็ตาม ความสำเร็จของ CoPoS จะขึ้นกับการทำให้กระบวนการผลิตเสถียรและการรับรองจากลูกค้ารายใหญ่ หากมีปัญหาเรื่องความเข้ากันได้กับเครื่องมือการผลิตที่มีอยู่แล้ว การยอมรับอาจใช้เวลานานกว่าแผนที่คาดการณ์ไว้ ทั้งนี้ การที่ Nvidia ตัดสินใจใช้เป็นชิปแรกเป็นสัญญาณบวกที่สำคัญ แต่ยังต้องเฝ้าติดตามผลการใช้งานจริงในสภาพแวดล้อมการทำงานระดับสูง
Summary
TSMC จะเริ่มผลิตมวลเทคโนโลยีบรรจุชิป CoPoS ในปลายปี 2028 ซึ่งคาดว่าจะลดต้นทุนและเพิ่มประสิทธิภาพการทำงานของชิป โดยชิป AI Feynman ของ Nvidia จะเป็นผู้ใช้แรกของเทคโนโลยีนี้ การพัฒนาอาจสร้างแรงกระตุ้นให้ผู้ผลิตชิปอื่นปรับตัวเพื่อรักษาความได้เปรียบในตลาดระดับโลก.
แชร์บทความนี้:
ชอบบทความแบบนี้?
สมัคร AI Automate Weekly Newsletter — รับเคล็ดลับ AI + how-to ใหม่
ทุกสัปดาห์ตรงถึง inbox ฟรี ไม่มีสแปม
แหล่งข่าวต้นฉบับ
- ชื่อต้นฉบับ
- TSMC's new packaging technology will bring down chip cost and improve performance
- ผู้เขียน
- Unknown
- แหล่ง
- GSMArena
- วันที่เผยแพร่
- 12 มิถุนายน 2569 เวลา 04:31



