Intel Xeon 7 ‘Diamond Rapids’ เปิดตัวพร้อมคอร์สูงสุด 256 P‑cores และแคช 1.28 GB

Lead – Intel เปิดเผยข้อมูลเชิงลึกของซีพียู Xeon 7 รุ่นใหม่ที่ใช้รหัสชื่อ Diamond Rapids ซึ่งจะมาพร้อมกับคอร์ประมวลผลสูงสุดถึง 256 P‑cores และแคชระดับล่าง (LLC) ขนาด 1.28 GB พร้อมกำหนดการเปิดตัวในศูนย์ข้อมูลปี 2027 รายละเอียดเหล่านี้บ่งบอกว่าผู้ผลิตจะนำเทคโนโลยี 18A‑P, การเชื่อมต่อ UCIe‑S และชุดคำสั่ง AVX 10.2 มาปรับใช้เพื่อเร่งประสิทธิภาพและลดพลังงานในยุคเซิร์ฟเวอร์ระดับสูง

Overview

Intel ระบุว่า Diamond Rapids จะเป็นรุ่นต่อจาก Granite Rapids โดยเปลี่ยนโครงสร้างภายในของชิปให้เน้นการกระจายคอร์ที่ด้านขอบ และรวมหน่วยความจำและ I/O ไว้ตรงกลาง ช่วยลดปัญหา “ฮอตสปอร์ต” ที่เคยพบในรุ่นก่อนหน้า การจัดเรียงใหม่นี้คล้ายกับแนวคิดของ AMD แต่ยังคงรักษาความได้เปรียบด้านการควบคุมอุณหภูมิและพลังงานของ Intel ไไว้้

เทคโนโลยีการผลิตที่ใช้คือ 18A‑P ซึ่งเป็นขั้นตอนพัฒนาต่อยอดจาก 18A ปกติ ตามข้อมูลของ Intel การใช้โหนดนี้ทำให้ประสิทธิภาพเพิ่มขึ้นประมาณ 9 % ที่ระดับสูงสุด หรือสามารถลดการใช้พลังงานลงถึง 18 % เมื่อเปรียบเทียบกับสถาปัตยกรรมเดียวกันในโหมด iso‑performance

นอกจากนี้ Xeon 7 ยังรองรับชุดคำสั่งใหม่ AVX 10.2 และส่วนขยายประสิทธิภาพขั้นสูง (APX) ซึ่งเป็นการต่อยอดจาก AVX‑512 ที่ Intel แนะนำตั้งแต่ 2023 การเพิ่มคุณสมบัติเหล่านี้คาดว่าจะช่วยให้แอปพลิเคชันด้าน AI, งานวิเคราะห์ข้อมูลเชิงซ้อน และการประมวลผลทางวิทยาศาสตร์ทำงานได้เร็วขึ้น

Architecture & Packaging

โครงสร้างของ Diamond Rapids แบ่งออกเป็นหลาย “tiles” โดย Intel ใช้คำว่า Compute Building Blocks (CBBs) เป็นหน่วยย่อยที่ประกอบด้วย core chiplet จำนวนสูงสุด 4 ชิพต่อ CBB แต่ละชิปเล็ทสามารถบรรจุคอร์ได้ถึง 16 คอร์ ทำให้หนึ่ง CBB มีคอร์รวมสูงสุด 64 P‑cores**

การเชื่อมต่อระหว่าง core chiplet กับ base tile ใช้เทคโนโลยี 3D Xbar ผ่านกระบวนการแพ็คเกจ Foveros Direct 3D ซึ่งเป็นวิธีเดียวกับที่ใช้ใน Xeon 6+ “Clearwater Forest” การจัดวางนี้ทำให้แบนด์วิธระหว่างชิปและหน่วยความจำสูงขึ้น และลดระยะเวลาการสื่อสารภายใน

ส่วนการเชื่อมต่อ CBB กับ fabric hub tiles ใช้เทคโนโลยี UCIe‑S ผ่านเส้นทองแดงในซับสเตรต ไม่ได้ใช้ EMIB ที่เคยเป็นมาตรฐานของ Intel มาก่อน ตามคำชี้แจงของบริษัท UCIe‑S ให้ความหน่วงต่ำและการเข้าถึงแบบยูนิเฟอร์ทั่วทั้งชิปโดยเฉพาะเมื่อระยะทางเชื่อมต่อยาวขึ้น

Memory & I/O Subsystem

Diamond Rapids ปรับปรุงระบบหน่วยความจำให้รองรับ 16 ช่อง DDR5 ซึ่งสามารถทำงานที่อัตราเร็วสูงสุด 8,000 MT/s สำหรับ DIMM ทั่วไปและถึง 12,800 MT/s หากใช้ MRDIMM การเพิ่มช่องเหล่านี้เป็นการต่อยอดจากรุ่น Granite Rapids ที่มีเพียง 12 ช่อง

ระบบ I/O ของชิปรองรับ 128 lanes ของเทคโนโลยี PCIe 6.0, CXL 3.0 หรือ UPI 3.0 ตามการกำหนดค่า พร้อมเสริมด้วย PCIe 4.0 อีก 4 lanes (รวมเป็น 8 lanes ต่อ CPU) เพื่อรองรับอุปกรณ์ระดับล่างหรือแพลตฟอร์มพิเศษ นอกจากนี้ยังมีโมดูลสำหรับเร่งประสิทธิภาพของงานเฉพาะเช่น Intel QuickAssist Technology (QAT) และ In‑Memory Analytics Accelerator (IAA)

ในด้านการจัดการคอนเทนท์ของหน่วยความจำ Intel ได้นำ on‑die snoop filter เข้ามาใช้เป็นตัวกรองเพื่อรักษาความสอดคล้องของแคช ลดภาระงานบนเมโมรีคอนโทรลเลอร์และเพิ่มประสิทธิภาพการเข้าถึงข้อมูลแบบร่วมมือ

• 256 P‑cores สูงสุด
• 1.28 GB LLC (L3)
• 16 DDR5 channels, up to 12,800 MT/s MRDIMM
• 128 lanes PCIe 6.0 / CXL 3.0 / UPI 3.0

Performance Features

การนำ AVX 10.2 เข้ามาใน Xeon 7 มีความสำคัญต่อแอปพลิเคชันที่ต้องประมวลผลเวกเตอร์ขนาดใหญ่ เช่น งานฝึกโมเดลแมชชีนเลิร์นนิงและการเร่งความเร็วของฐานข้อมูลโดยตรง ชุดคำสั่งนี้เพิ่มจำนวนฟังก์ชั่น SIMD และทำให้รอบนาฬิกาในการคำนวณเชิงตัวเลขสูงขึ้นหลายเท่าเมื่อเปรียบเทียบกับ AVX‑512

ส่วน Advanced Performance Extensions (APX) ที่มาพร้อมกับ Diamond Rapids** เป็นการต่อยอดของสถาปัตยกรรม x86 เพื่อให้คอมไพเลอร์และซอฟต์แวร์สามารถใช้ประโยชน์จากฟีเจอร์ใหม่ได้ง่ายขึ้น การรวม APX กับ AVX 10.2 ทำให้ CPU สามารถจัดการกับโครงสร้างข้อมูลที่ซับซ้อนได้โดยไม่ต้องพึ่งพาโค้ดระดับต่ำ

ด้วยการออกแบบ CBB ที่กระจายคอร์ไปยังขอบชิปและการใช้เทคโนโลยี 3D Xbar ทำให้แบนด์วิธภายในสูงขึ้น การวางคอร์ที่ด้านนอกช่วยให้การระบายความร้อนทำได้ดีขึ้น ส่งผลให้ CPU สามารถทำงานด้วยคล็อกสี่จังหวะสูงสุดโดยไม่มี “ฮอตสปอร์ต” กลางชิป ซึ่งเป็นข้อได้เปรียบสำคัญเมื่อเทียบกับ Granite Rapids ที่คอร์อยู่ศูนย์กลาง

Impact

การเปิดตัว Xeon 7 Diamond Rapids คาดว่าจะสร้างแรงผลักดันให้ศูนย์ข้อมูลระดับองค์กรต้องอัปเกรดฮาร์ดแวร์เพื่อรองรับความสามารถใหม่ ทั้งในด้านประสิทธิภาพคอมพิวเตอร์แบบเวกเตอร์และแบนด์วิธหน่วยความจำ‑I/O ที่เพิ่มขึ้น ผู้ผลิตซอฟต์แวร์คลาวด์และผู้ให้บริการ AI จะได้ใช้ศักยภาพของ AVX 10.2 และ APX เพื่อเร่งประสิทธิภาพโมเดลใหญ่ ๆ

จากมุมมองของตลาดเซิร์ฟเวอร์ การย้ายจากโครงสร้างแบบ “คอร์กลาง” ไปสู่การกระจายที่คล้าย AMD อาจทำให้คู่แข่งต้องเร่งพัฒนาเทคโนโลยีแพ็คเกจและ interconnect ของตนเอง เพื่อรักษาความได้เปรียบในการจัดส่งแบนด์วิธต่ำสุดและอุณหภูมิที่เสถียร นอกจากนี้ การเลือกใช้ UCIe‑S แทน EMIB ยังเป็นสัญญาณว่า Intel กำลังมุ่งเน้นการลดความซับซ้อนของกระบวนการผลิตโดยไม่เสียประสิทธิภาพ

Summary

Xeon 7 Diamond Rapids จะเปิดตัวในศูนย์ข้อมูลปี 2027 โดยนำเสนอคอร์สูงสุดถึง 256 P‑cores, แคช 1.28 GB, กระบวนการ 18A‑P, ชุดคำสั่ง AVX 10.2 และการเชื่อมต่อ UCIe‑S การออกแบบนี้คาดว่าจะยกระดับประสิทธิภาพของเซิร์ฟเวอร์ระดับองค์กรและผลักดันการแข่งขันในตลาดชิปเซิร์ฟเวอร์ให้ก้าวหน้าต่อไป.